[GeriDon]

[DersOgretimPlani]

[DersinKodu] [DersinAdi] [DersinTuru] [Yil] [YariYil] [Ects]
EEMYL525 VHDL İLE FPGA TASARIMI Seçmeli Ders Grubu 1 1 5,00

[DersinSeviyesi]

[YuksekLisans]

[DersDili]

Türkçe

[DersinAmaci]

Bu ders sayısal sistemlerin VHDL kullanarak tasarımı ve FPGA üzerinde gerçeklenmesini kapsamaktadır. Bu ünite tasarım metodolojileri, donanım modellenmesi ve yüksek-seviyeli sentezleme üzerinde yoğunlaşmaktadır. Özellikle FPGA’ler üzerinde çalışan donanım gerçeklemelerinin tasarımı üzerinde durulacaktır. Ders kapsamında VHDL temelleri, sayısal tasarım pratikleri ve tasarımların denenmesi amaçlı test ortamları yazılması konuları bulunmaktadır

[DersiVerenGorevli]

[OgrenmeCiktilari]

1 Sayısal sistemlerin tasarımında teknikleri ve metotları kullanabilecek,
2 Sistem tasarımı için sayısal tasarım akışlarını açıklayabilecek,
3 FPGA’lari kullanarak sayısal sistemleri tasarlayabilecek,
4 VHDL dilini açıklayabilecek,
5 Hedef donanım bağlamında iyi sayısal tasarım pratiklerini açıklayabilecek,

[OgrenimTuru]

Birinci Öğretim

[DersOnKosulu]

yok

[OnerilenDigerHususlar]

yok

[DersinIcerigi]

Tasarım Kavramları, Mantık Devrelerine Giriş, Teknoloji Gerçeklenmesi, FPGA’e Giriş, VHDL’e Giriş: Gerekenler, Sayısal Gösterim ve Aritmetik Devreler, Kombinasyonel Devrelerin Temel Blokları, FPGA’lar için Tasarım

[HaftalikDersIcerigi]

[Hafta] [Teorik] [OgretimYontemVeTeknikleri] [OnHazirlik]
1 Programlanabilir Mantık Elemanlarına genel bir bakış, CPLD ve FPGA ler, FPGA mimarisi Teorik ve Problem Çözme yok
2 FPGA Tabanlı sayısal tasarıma giriş Teorik ve Problem Çözme yok
3 Donanım tanımlama dilleri: Verilog ve VHDL Teorik ve Problem Çözme yok
4 VHDL diline giriş Teorik ve Problem Çözme yok
5 VHDL diline giriş Teorik ve Problem Çözme yok
6 Xilinx Vivado ile sayısal tasarıma giriş Teorik ve Problem Çözme yok
7 Xilinx Vivado ile sayısal tasarıma giriş Teorik ve Problem Çözme yok
8 Xilinx Vivado ile sayısal tasarıma giriş Teorik ve Problem Çözme yok
9 Proje oluşturma, kaynak dosyası ekleme Teorik ve Problem Çözme yok
10 Modelleme yöntemleri: Veriakışı, yapısal ve davranışsal yöntemler
11 Proje Sunumları Teorik ve Problem Çözme yok
12 Proje sunumları Teorik ve Problem Çözme yok
13 Proje Sunumları Teorik ve Problem Çözme Yok
14 Proje Sunumları Teorik ve Problem Çözme Yok

[DersKitabi]

1. VHDL ve Verilog ile Sayısal Tasarım Xilinx Vivado ile FPGA Uygulamaları Destekli, Burak Kelleci (Seçkin Yayıncılık) 2. VHDL İle Sayısal Tasarım Ve FPGA Uygulamaları, Mehmet Ali ÇAVUŞLU, Mehmet Muzaffer KÖSTEN (KODLAB) 3. Course materials supplied by Xilinx University Program (https://www.xilinx.com/support/university.html) 4. Fundamentals of Digital Logic with VHDL Design by S. Brown and Z. Vranesic, Third edition, McGraw Hill, 2009.

[PlanlananYontemler]

[Degerlendirme]

Yarıyıl (Yıl) İçi Etkinlikleri [Adet] [Deger]
Quiz 2 60
Ev Ödevi 1 40
[Toplam] 100
Yarıyıl (Yıl) Sonu Etkinlikleri [Adet] [Deger]
Final Sınavı 1 100
[Toplam] 100
Yarıyıl (Yıl) İçi Etkinlikleri 40
Yarıyıl (Yıl) Sonu Etkinlikleri 60

[StajDurumu]

yok

[IsYukuHesaplamasi]

[Etkinlikler] [Sayisi] [Suresi] [ToplamIsYuku]
Final Sınavı 1 2 2
Quiz 2 2 4
Derse Katılım 14 3 42
Bireysel Çalışma 5 6 30
Final Sınavı içiin Bireysel Çalışma 1 6 6
Quiz için Bireysel Çalışma 2 6 12
Ev Ödevi 6 6 36
[ToplamIsYuku] 132

[PCOCIliskisi]

[PC] 1 [PC] 2 [PC] 3 [PC] 4 [PC] 5 [PC] 6 [PC] 7 [PC] 8 [PC] 9 [PC] 10 [PC] 11
[OC] 1 2 3
[OC] 2
[OC] 3 3 3
[OC] 4 4 2 4
[OC] 5 2
[PCOCAciklama]